搜索资源列表
JIEKOU
- 单片机与FPGA通信的小程序，做的不好请多指教。谢谢了！这真是个好网站啊-MCU and FPGA communications small programs, please do not enlighten. Thank you! This is a good site ah!
UART(FPGA)
- 基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。 在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。-FPGA-based UART serial communication controller, using VHDL language, includes a number of sub-module. ISE FPGA or in the other developing a new
vbfrequencymeasurement
- VB 代码， 与FPGA通信的ＶＢ代码 通过了调试，正确-VB code and FPGA communication through the VB code debugging, correctly
EPP_fpga
- 并口epp模式下与fpga通信例子，附源码-Parallel epp mode communication with the fpga example, enclosure FOSS
FPGA+DSS+UART
- 用FPGA实现任意波形发生器的源代码，另外还包括FPGA实现UART，从而与MCU实现串行通信。
ds18b20vddl
- 传感器ds18b20 与 FPGA 通信 实现方式
temp
- 上位PC机通过rs232口与fpga通信，发送数据，并可以接受数据
FPGA-SD-COMMUNICATION
- 基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信 所用语言位verilog HDL
verlig
- 关于用键盘与FPGA通信的verilog代码,精辟好
FPGA
- 本文介绍了一种新的使用串行通信进行DSP远程在线编程方法。对设计中的主要技术：DSP与PC机的串口通信、Flash编程以及DSP自引导等进行了详细介绍。结合TI公司的TMS320VC33处理器，阐述了具体的实现方法
sst25vf040_2005
- sst25vf040接口程序 可作为单片机与FPGA通信接口
基于FPGA的直接数字合成器设计
- 1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。-a use
UART vhdl代码
- 基于FPGA的异步串口通信
基于FPGA的USB通信系统的设计
- 基于FPGA的USB通信系统的设计。该文主要描述了FPGA与USB接口的通信
无线通信FPGA设计[田耘等编著][程序源代码Verilog]
- 无线通信FPGA设计[田耘等编著][程序源代码Verilog]
无线通信FPGA设计[田耘等编著][程序源代码matlab]
- 无线通信FPGA设计[田耘等编著][程序源代码matlab]
fpga与PC机的串口通信
- 基于VerilogHDL 的FPGA与PC的串口通信代码，已经测试过，绝对可以用
FPGA与51单片机的32位数据传输
- FPGA与51单片机的32位数据传输，利用串口通信，一次发8位数据，发四次即得32位数据，已验证，误码率极低
同有SPI接口的器件进行通信对SPI接口器件的读写控制vhdl源程序
- vhdl实现spi可以同有SPI接口的器件进行通信对SPI接口器件的读写控制vhdl源程序，fpga cpld-vhdl spi can achieve devices with a SPI interface to communicate with devices on the SPI interface to read and write vhdl source code control
通信协议FPGA
- 本设计是基于FPGA的高速并行接口通信接口和协议设计，该设计使用的是8 位并行接口，通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性，在 最终的测试中，该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface